Vse te operacije v strojni implementaciji ne zahtevajo nobenih kompleksnih računskih modulov in so tako izjemno primerne za implementacijo na vezju FPGA.

S tem se izognemo dragim izvedbam kompleksnejših funkcij na vezju FPGA in pretvarjanju števil iz fiksne vejice v plavajočo vejice in obratno.

V istem časovnem intervalu lahko v vezju FPGA izvršimo več matematičnih operacij hkrati , medtem ko večina procesorjev naenkrat izvaja le eno operacijo .

Zaglavna datoteka z nastavitvami nevronske mreže ima množico definiranih vrednosti, ki jih uporabijo razredi na gostitelju in ščepci na vezju FPGA.

Tudi v samem vezju FPGA bi lahko dodali več možnosti za generiranje signala, kar bi naredilo generator še dosti bolj uporaben.

S simuliranjem nevronske mreže, kot bi bila realizirana na vezju FPGA, raziščemo, kako fiksna vejica in približni množilniki vplivajo na učenje.

Z orodjem za modeliranje sistemov razvijte vezje za zaznavanje robov na sliki in ga vključite v celoten sistem na vezju FPGA .

Tu gre najverjetneje za boljšo razporeditev uporabljenih gradnikov na vezju FPGA, ki prevede do sinteze vezja z višjo frekvenco ure.

Tako se implementirajo ti kontrolni seti v vezju FPGA za vse signale, registre in ostale elemente iz naše načrtovane arhitekture.

Ocena porabe energije je prav tako po pričakovanjih najvišja zaradi največje porabe gradnikov na vezju FPGA in najvišje dosežene frekvence.

Čeprav je mogoče načrtati večino kompleksnih matematičnih operacij, so lahko te na vezju FPGA časovno, prostorsko in energijsko potratne.

Tako sem lahko v vezju FPGA generiral signale in jih na priključnih pinih še neopremljenih komponent izmeril z osciloskopom.

Na tem mestu sem preveril še polno velikost digitalnega sita, ki sem ga implementiral v arhitekturi na vezju FPGA.

Digitalni sistem nudi možnosti razširitve, saj je v programirljivem vezju FPGA še precej prostora oziroma še veliko neizkoriščenih gradnikov.

Da lahko sistem v vezju FPGA obdeluje podatke brez prestanka, mora biti čas obdelave daljši ali enak časom prenosa.

Za načrtovanje samega sistema v vezju FPGA pa ponuja avtomatizirano sistemsko integracijo, kar lahko načrtovalcu prihrani veliko časa.

Torej vedno obstajajo matrike, za katere omejitev hitrosti implementacije ni pretok podatkov, ampak zmogljivost sistema v vezju FPGA.

Na vezju FPGA pa temu ni vedno tako, še posebno, ko je potrebna delitev podatkov med posameznimi nitmi.

Glavna prednost predlaganega pristopa je naslovljena na poenostavitev metode in tudi implementacije na digitalnem vezju , npr. vezju FPGA .

V magistrski nalogi smo uspešno zasnovali in implementirali sistem za zajem podatkov, ki temelji na vezju FPGA.